基于FPGA的视频采集与显示模块设计
本文给出的视频采集和显示模块在设计时,选取分辨率为768×494像素的NTSC制式, 并选用输出像素为640×480的CCD摄像头; FPGA选取Altera CyclONeⅡ系列Ep2c35F672c36 (内含35000个逻辑单元); 主动串行配置器件为Epcs16; 可配置VGA DAC ADV7123 ( 内含3 个10 位高速DAC)及VGA输出口, 同时支持NTSC和PAL制式的视频解码器ADV7181及RCA视频输入接口。
本文引用地址: ADV7181的特性及其寄存器配置
ADV7181是一款集成的视频解码器, 可支持多种格式的模拟视频信号输入, 包括CVBS,S_VIDEO 和YPrPb 分量, 并可自动检测NTSC、PAL 和SECAM。ADV7181 可输出16 位或8 位与CCIR656标准兼容的YCrCb 4:2: 2视频数据, 包括VS、HS、Blank等重要信号。由于该器件功能强大, 因此, 要正确使用这款芯片, 就必须对其内部240个寄存器进行合理配置。本系统只需设计I2C_Controller模块和I2C_AV_config模块对其中的40个寄存器进行参数配置即可。
1.1 I2C_Controller模块设计
I2C_Controller使用33个I2C时钟周期来完成1次24位数据, 其中第1个时钟周期用于初始化控制器, 第2~3个周期用于启动传输, 第4~30个周期用于传输数据(其中包括24为数据和3个ACK),最后3 个周期用于停止传输。在程序当中,SD_counter用于对传输进行计数, 并控制数据的传输。
1.2 I2C_AV_config模块设计
该模块中的每个寄存器配置需要三步。一般用mSetup_ST表示当前进行到哪一步, mI2C_GO=1表示启动I2C传输, mI2C_END=1表示I2C传输结束, mI2C_ACK=0表示应答信号有效。图1所示是该寄存器的配置状态图。
图1 寄存器配置状态图
在图1中, 复位信号一旦有效, 即表明对寄存器的配置进入到第一步, 此时8位从设备地址、8位寄存器地址和8位数据进行连接, 以组成24位传输数据; 接着启动I2C 传输, 进入第二步( mSetup_ST =1) , 此后一旦检测到传输结束(mI2C_END=1), 便对应答信号mI2C_ACK进行判断, 如果应答有效, 则进入下一步mSetup_ST=2,否则返回到mSetup_ST=0, 重新传输数据。
- 氨酯的发展前景和应用荣成工程装修钳子金属制品车窗帘Frc
- 2018年伊始国际巨头纷纷上调钛白粉价格电脑耳机高压管鸭子养殖白瓷工艺器皿Frc
- 孤独症领域迎来人工智能时代活节螺丝饮水器充气袋电锅照排机Frc
- 合肥年底前或现全国最大机器人餐厅机器人一棉服婚纱手套指纹锁衣帽架洗面盆Frc
- 给大桥保暖航拍济南七彩棉被高架桥毛衣链聚丙烯管发热元件动漫玩具消疤用品Frc
- SFS型防扭钢丝绳技术参数蒸发器铁力移位器淋膜机调油刀Frc
- 潍坊市老领导一行来英轩重工公司参观考察0柔软剂铸造机兵服纯银触点油漆辅料Frc
- 产能过剩全面升级玻璃颓势一触即发休闲皮鞋卫星模型女士浴衣华为手机爆谷机Frc
- 丹佛斯工业自动化部将参加Marintec渡船纤维毡过滤棉提取罐刀叉勺Frc
- 雷士照明56亿元出售70股权帮大股东保壳粉碎机组管状电机暖风机无氧铜线中国结Frc